Name: A Pipelined Multi-Core Machine with Operating System Support: Hardware Implementation and Correctness Proof (en Inglés)
Price: 158136.00 COP
Availability: InStock
Author: Lutsyk, Petro ; Oberhauser, Jonas ; Paul, Wolfgang J.
ISBN: 9783030432423

portada A Pipelined Multi-Core Machine with Operating System Support: Hardware Implementation and Correctness Proof (en Inglés)

A Pipelined Multi-Core Machine with Operating System Support: Hardware Implementation and Correctness Proof (en Inglés)

Formato

Libro Físico

Autor

Editorial

Idioma

Inglés

N° páginas

628

Encuadernación

Tapa Blanda

Dimensiones

23.4 x 15.6 x 3.3 cm

Peso

0.89 kg.

ISBN13

9783030432423

Categorías

Lenguajes de programación y extensión/scripting: general
Redes y comunicaciones informáticas

A Pipelined Multi-Core Machine with Operating System Support: Hardware Implementation and Correctness Proof (en Inglés)

Petro Lutsyk (Autor) · Jonas Oberhauser (Autor) · Wolfgang J. Paul (Autor) · Springer · Tapa Blanda

Libro Nuevo Importado

Envío: 15 a 21 días háb.

$ 316.272$ 158.136

-50%

Costos de importación incluídos en el precio ✅

Libro Nuevo

Quedan más de 100 unidades

$ 158.136

¡Envío Gratis! Llega entre el 26 Ago y el 04 Sep a Bogota, Cundinamarca. Seleccionar ubicación

Agregar a lista de deseos

Reseña del libro "A Pipelined Multi-Core Machine with Operating System Support: Hardware Implementation and Correctness Proof (en Inglés)"

This work is building on results from the book named "A Pipelined Multi-core MIPS Machine: Hardware Implementation and Correctness" by M. Kovalev, S.M. Müller, and W.J. Paul, published as LNCS 9000 in 2014. It presents, at the gate level, construction and correctness proof of a multi-core machine with pipelined processors and extensive operating system support with the following features: - MIPS instruction set architecture (ISA) for application and for system programming - cache coherent memory system - store buffers in front of the data caches - interrupts and exceptions - memory management units (MMUs) - pipelined processors: the classical five-stage pipeline is extended by two pipeline stages for address translation - local interrupt controller (ICs) supporting inter-processor interrupts (IPIs) - I/O-interrupt controller and a disk