Name: Analysis and Design of Networks-On-Chip Under High Process Variation (en Inglés)
Price: 301795.00 COP
Availability: InStock
Author: Ezz-Eldin, Rabab ; El-Moursy, Magdy Ali ; Hamed, Hesham F. a.
ISBN: 9783319257648

portada Analysis and Design of Networks-On-Chip Under High Process Variation (en Inglés)

Analysis and Design of Networks-On-Chip Under High Process Variation (en Inglés)

Formato

Libro Físico

Autor

Editorial

Idioma

Inglés

N° páginas

141

Encuadernación

Tapa Dura

Dimensiones

23.4 x 15.6 x 1.1 cm

Peso

0.41 kg.

ISBN13

9783319257648

Categorías

Electrónica: circuitos y componentes
Ordenadores centrales («mainframes») y miniordenadores
Arquitectura y diseño lógico de ordenadores

Analysis and Design of Networks-On-Chip Under High Process Variation (en Inglés)

Magdy Ali El-Moursy (Autor) · Rabab Ezz-Eldin (Autor) · Hesham F. a. Hamed (Autor) · Springer · Tapa Dura

Libro Nuevo Importado

Envío: 15 a 21 días háb.

$ 603.591$ 301.795

-50%

Costos de importación incluídos en el precio ✅

Libro Nuevo

Quedan más de 100 unidades

$ 301.795

¡Envío Gratis! Llega entre el 12 Ago y el 24 Ago a Bogota, Cundinamarca. Seleccionar ubicación

Agregar a lista de deseos

Reseña del libro "Analysis and Design of Networks-On-Chip Under High Process Variation (en Inglés)"

This book describes in detail the impact of process variations on Network-on-Chip (NoC) performance. The authors evaluate various NoC topologies under high process variation and explain the design of efficient NoCs, with advanced technologies. The discussion includes variation in logic and interconnect, in order to evaluate the delay and throughput variation with different NoC topologies. The authors describe an asynchronous router, as a robust design to mitigate the impact of process variation in NoCs and the performance of different routing algorithms is determined with/without process variation for various traffic patterns. Additionally, a novel Process variation Delay and Congestion aware Routing algorithm (PDCR) is described for asynchronous NoC design, which outperforms different adaptive routing algorithms in the average delay and saturation throughput for various traffic patterns.