Name: Diseño Lógico. Fundamentos en Electrónica Digital
Price: 67451.00 COP
Availability: InStock
Author: Héctor Arturo Flórez Fernández
ISBN: 9789589949009

portada Diseño Lógico. Fundamentos en Electrónica Digital

Formato

Libro Físico

Editorial

Ediciones De La U

Autor

Héctor Arturo Flórez Fernández

Categoría

Ebooks

Tema

ingenierias

Año

2010

Idioma

Español

N° páginas

168

ISBN

9589949002

ISBN13

9789589949009

N° edición

Diseño Lógico. Fundamentos en Electrónica Digital

Héctor Arturo Flórez Fernández (Autor) · Ediciones De La U · Libro Físico

Libro Nuevo

$ 67.451

$ 112.418

Ahorras: $ 44.967

40% descuento

Envío normal

Origen: España (Costos de importación incluídos en el precio)

Se enviará desde nuestra bodega entre el Viernes 10 de Mayo y el Jueves 23 de Mayo.

Lo recibirás en cualquier lugar de Colombia entre 1 y 5 días hábiles luego del envío.

Reseña del libro "Diseño Lógico. Fundamentos en Electrónica Digital"

"Se presenta al lector un material concerniente a los circuitos lógicos combinacionales y secuenciales como fundamento de la electrónica digital la cual contiene diferentes dispositivos que dan como consecuencia la construcción de la arquitectura del computador. A través de ocho capítulos se describen conceptos de sistemas numéricos, compuertas lógicas, álgebra de Boole, lógica combinacional, elementos básicos de almacenamiento, contadores, registros y memorias."IntroducciónGlosarioCapítulo 1. Sistemas Numéricos1.1. Sistema decimal1.2. Sistema binario1.3. Sistema octal1.4. Sistema hexadecimal1.5. Código BCD1.6. Código Gray1.7. Conversión entre sistemas1.7.1. Conversión Decimal-Binario1.7.2. Conversión Binario-Decimal1.7.3. Conversión Decimal-Octal1.7.4. Conversión Octal-Decimal1.7.5. Conversión Decimal-Hexadecimal1.7.6. Conversión Hexadecimal-Decimal1.7.7. Conversión Binario-Octal1.7.8. Conversión Octal-Binario1.7.9. Conversión Binario-Hexadecimal1.7.10. Conversión Hexadecimal-Binario1.8. Complemento A 1 y Complemento A 21.8.1. Complemento a 11.8.2. Complemento a 21.9. Operaciones aritméticas de diferentes sistemas1.9.1. Suma en Binario1.9.2. Suma en Octal1.9.3. Suma en hexadecimal1.9.4. Resta en Binario1.9.5. Resta en octal1.9.6. Resta en hexadecimal 1.9.7. Multiplicación en binario1.9.8. División en binarioEjercicios propuestosCapítulo 2. Compuertas lógicas2.1. Compuerta NOT2.2. Compuerta AND2.3. Compuerta OR2.4. Compuerta NAND2.5. Compuerta NOR2.6. Compuerta OR exclusiva2.7. Compuerta NOR exclusiva2.8. Implementación mediante compuertas lógicasEjercicios PropuestosCapítulo 3. Álgebra de Boole3.1. Operaciones booleanas3.1.1. Adición Booleana3.1.2. Multiplicación Booleana3.2. Leyes del álgebra de Boole3.2.1. Ley Conmutativa3.2.2. Ley Asociativa3.2.3. Ley Distributiva3.3. Reglas del álgebra de Boole3.4. Teoremas de DeMorgan3.4.1. Aplicación de los teoremas de DeMorgan3.5. Simplificación mediante el álgebra de Boole3.6. Mapas de Karnaugh3.6.1. Mapa de Karnaugh de tres variables3.6.2. Mapa de Karnaugh de cuatro variables3.6.3. Minimización de suma de productos mediante un mapa de Karnaugh3.6.4. Simplificación de suma de productos mediante el mapa de Karnaugh3.6.5. Simplicación de suma de productos usando Tabla de Verdad3.6.6. Condiciones indiferentes o valores No importaEjercicios PropuestosCapítulo 4. Lógica combinacional4.1. Sumador básico4.2. Sumador completo4.3. Sumador binario en paralelo4.4. Restador de 4 bits4.5. Comparadores4.6. Conversores de código4.6.1. Conversor Binario-Gray4.6.2. Conversor Binario-BCD4.7. Decodificadores4.7.1. Decodificador 2-44.7.2. Decodificador 3-84.7.3. Decodificador Manejador4.8. Codificadores4.8.1. Codificador Decimal BCD4.8.2. Codificador Decimal BCD con prioridad4.9. Demultiplexores4.10. MULTIPLEXORES4.10.1. Multiplexor 4-14.10.2. Multiplexor cuádruple 2-1Ejercicios PropuestosCapítulo 5. Elementos básicos de almacenamiento5.1. LATCHES5.1.1. Latch S-R5.1.2. Latch5.1.3. Circuito Antirrebote5.1.4. Latch S-R con Habilitación5.1.5. Latch D con Habilitación5.2. FLIP-FLOPS 1165.2.1. Detector de flancos5.2.2. Flip-Flop D5.2.3. Flip-Flop J-K5.2.4. Flip-Flop J-K con entradas asíncronas5.3. TEMPORIZADOR 5555.3.1 Temporizador 555 configurado como aestable5.4 Divisor de frecuenciaEjercicios PropuestosCapítulo 6. Contadores6.1. Contador asíncrono6.1.1. Contador asíncrono binario de 2 bits6.1.2. Contador Asíncrono Binario de 4 bits6.1.3. Contador Asíncrono BCD6.1.4. Contador asíncrono binario de 4 bits descendente6.1.5. Contador Asíncrono Binario de 4 bits ascendente / descendente6.2. Contador Síncrono6.2.1. Contador Síncrono Binario de 2 bits6.2.2. Contador Síncrono Binario de 4 bits6.3. Contador Síncrono ascendente descendente6.4. Diseño de contadores Síncronos6.5. Contadores en cascadaEjercicios PropuestosCapítulo 7. Registros7.1. Registros con entrada y salida en paralelo7.2. Registros de desplazamiento con entrada y salida en serie7.3. Registros de desplazamiento en cascadaEjercicios PropuestosCapítulo 8. Memorias8.1. Lectura y escritura8.1.1. Operación de escritura8.1.2. Operación de lectura8.2. Memorias de sólo lectura ROM8.2.1. ROM Básica8.2.2. PROM8.2.3. EPROM8.2.4. UVPROM8.2.5. EEPROM8.3. Memorias de acceso aleatorio RAM8.3.1. Arquitectura de RAM Estática (SRAM)8.4. Expansión de memorias8.4.1. Expansión de longitud de palabra8.4.2. Expansión de capacidad de almacenamiento o tamañoEjercicios PropuestosBibliografíaInfografía