Name: Entwurf und Analyse eines effizienten modernen Spezialaddierers (en Alemán)
Price: 163570.00 COP
Availability: InStock
Author: K, Yogeshwaran ; C, Ramesh ; E, Udayakumar
ISBN: 9786204685137

portada Entwurf und Analyse eines effizienten modernen Spezialaddierers (en Alemán)

Formato

Libro Físico

Autor

Editorial

Idioma

Alemán

N° páginas

Encuadernación

Tapa Blanda

Dimensiones

22.9 x 15.2 x 0.4 cm

Peso

0.12 kg.

ISBN13

9786204685137

Categorías

Ingeniería electrónica

Entwurf und Analyse eines effizienten modernen Spezialaddierers (en Alemán)

Yogeshwaran K (Autor) · Ramesh C (Autor) · Udayakumar E (Autor) · Verlag Unser Wissen · Tapa Blanda

Libro Nuevo

$ 163.570

$ 327.139

Ahorras: $ 163.570

50% descuento

Envío normal

Origen: Estados Unidos (Costos de importación incluídos en el precio)

Se enviará desde nuestra bodega entre el Lunes 22 de Julio y el Lunes 05 de Agosto.

Lo recibirás en cualquier lugar de Colombia entre 1 y 5 días hábiles luego del envío.

Reseña del libro "Entwurf und Analyse eines effizienten modernen Spezialaddierers (en Alemán)"

Dieses Buch vermittelt die Grundidee des modernen Addierers. Der Volladdierer ist der wichtigste Grundbaustein der digitalen Schaltungen, die arithmetische Operationen verwenden. Es ist notwendig, diese Systeme effizienter zu machen, damit sie mit hoher Geschwindigkeit arbeiten und gleichzeitig wenig Energie verbrauchen. Energieeffiziente Entwürfe haben in letzter Zeit mehr Aufmerksamkeit erlangt, und zwar für stark beanspruchte Funktionseinheiten, insbesondere für Addierer. Der Energieverbrauch eines Addierers hängt von der Grö e der Schaltung, der Rekursionsstruktur und der Komplexität der Verdrahtung ab. In VLSI-Schaltungen wie Videoverarbeitung, digitale Signalverarbeitung und Mikroprozessoren werden arithmetische Operationen von Volladdierern ausgeführt. Der grundlegende Rechenprozess in digitalen Systemen ist die binäre Addition. Um diesen Prozess durchzuführen, werden binäre Addierer verwendet, wobei Halbaddierer und Volladdierer weit verbreitet sind, um die binäre Addition durchzuführen. In diesem Beitrag wird eine vergleichende Analyse des Entwurfs eines 1-Bit-, 4-Bit- und 16-Bit-Volladdierers sowie eines 4-Bit-Subtrahierers unter Verwendung einer neuen und einer herkömmlichen Technik vorgestellt. Der Entwurf und die Simulation des Volladdierers wird in Cadence Design mit Virtuoso durchgeführt.