Name: Evaluación del rendimiento de la arquitectura SRAM 3D utilizando TSV coaxial
Price: 150690.00 COP
Availability: InStock
Author: R. Arun Prasath;S. L. Divya
ISBN: 9786209268885

portada Evaluación del rendimiento de la arquitectura SRAM 3D utilizando TSV coaxial

Evaluación del rendimiento de la arquitectura SRAM 3D utilizando TSV coaxial

Formato

Libro Físico

Editorial

Ediciones Nuestro Conocimiento

Autor

R. Arun Prasath;S. L. Divya

Año

2025

Idioma

Español

N° páginas

Encuadernación

Tapa Blanda

Dimensiones

22.00 x 15.00 cm

ISBN13

9786209268885

Evaluación del rendimiento de la arquitectura SRAM 3D utilizando TSV coaxial

R. Arun Prasath;S. L. Divya (Autor) · Ediciones Nuestro Conocimiento · Tapa Blanda

Libro Nuevo Importado

Envío: 16 a 21 días háb.

$ 301.381$ 150.690

-50%

Costos de importación incluídos en el precio ✅

Libro Nuevo

Quedan 40 unidades

$ 150.690

¡Envío Gratis! Llega entre el 13 Ago y el 24 Ago a Bogota, Cundinamarca. Seleccionar ubicación

Agregar a lista de deseos

Reseña del libro "Evaluación del rendimiento de la arquitectura SRAM 3D utilizando TSV coaxial"

El apilamiento 3D de dispositivos lógicos y de memoria es esencial para mantener la ley de Moore. En la integración 3D, los dispositivos de memoria se pueden apilar en la parte superior de los procesadores. La arquitectura de memoria 3D basada en TSV permite la reutilización de matrices lógicas con múltiples capas de memoria. La memoria 3D convencional adolece de una sobrecarga en cuanto a velocidad, potencia y rendimiento debido a la gran carga parásita de TSV y a las variaciones PVT entre capas. Para superar estas limitaciones, en este artículo se presenta el diseño físico de una arquitectura semi maestro-esclavo (SMS) de SRAM 3D que proporciona una interfaz lógica-SRAM de carga constante en varias capas apiladas y una alta tolerancia a las variaciones PVT entre capas. El esquema SMS se combina con TSV diferencial autotemporizado (STDT) que emplea un esquema de seguimiento de carga TSV para lograr una pequeña oscilación de voltaje TSV con el fin de suprimir los sobrecostes de potencia y velocidad de la comunicación de señales TSV entre capas resultantes de grandes cargas parásitas TSV en diseños UMCP con capas apiladas escalables y E/S amplia. Esto proporciona una plataforma de capacidad de memoria universal.