Name: Progettazione di logica asincrona a basso consumo per decodificatori Viterbi (en Italiano)
Price: 190132.00 COP
Availability: InStock
Author: Sakthivel, T. Kalavathi Devi ; Palaniappan, Sakthivel
ISBN: 9786205860120

portada Progettazione di logica asincrona a basso consumo per decodificatori Viterbi (en Italiano)

Progettazione di logica asincrona a basso consumo per decodificatori Viterbi (en Italiano)

Formato

Libro Físico

Autor

T. Kalavathi Devi Sakthivel

Sakthivel Palaniappan

Editorial

Edizioni Sapienza

Idioma

Italiano

N° páginas

Encuadernación

Tapa Blanda

Dimensiones

22.9 x 15.2 x 0.3 cm

Peso

0.10 kg.

ISBN13

9786205860120

Categorías

Ingeniería electrónica

Progettazione di logica asincrona a basso consumo per decodificatori Viterbi (en Italiano)

T. Kalavathi Devi Sakthivel (Autor) · Sakthivel Palaniappan (Autor) · Edizioni Sapienza · Tapa Blanda

Libro Nuevo Importado

Envío: 20 a 24 días háb.

$ 316.886$ 190.132

-40%

Costos de importación incluídos en el precio ✅

Libro Nuevo

Quedan 10 unidades

$ 190.132

¡Envío Gratis! Llega entre el 25 Ago y el 01 Sep a Bogota, Cundinamarca. Seleccionar ubicación

Agregar a lista de deseos

Reseña del libro "Progettazione di logica asincrona a basso consumo per decodificatori Viterbi (en Italiano)"

Questo libro tratta la progettazione della logica asincrona e la sua importanza nella progettazione digitale. La maggior parte dei decodificatori progettati e realizzati oggi sono sincroni. Il problema del clock skew è una sfida importante nella progettazione sincrona. In alternativa, i sistemi asincroni stanno diventando familiari perché non hanno bisogno di un orologio globale, in quanto sono sincronizzati localmente per mezzo di protocolli di comunicazione. L'architettura VLSI asincrona per un decodificatore Viterbi è progettata utilizzando modelli Quasi Delay Insensitive (QDI) e Differential Cascode Voltage Switch Logic (DCVSL). Viene fornita una panoramica dell'implementazione asincrona.